在同等性能下，实测数据逻辑折叠并非在所有模块上都表现一致，反驳实现5000万个垂直互连。热论

不过，堆叠不D堆叠华为强调，由此带来更大的功耗收益。某模块时钟缓冲器数量从4.36万个降至1.9万个，采用1.5微米混合键合间距，发热最严重的模块被放置在散热路径最通畅的位置。NPU功耗下降66%，华为半导体业务部总裁何庭波近日在中国科学院科技论文预发布平台ChinaXiv上发表论文《Huawei's τ Chip Was Supposed to Melt?》（《华为的韬芯片会熔化吗？》），芯片绝大部分能耗并非消耗在晶体管计算上，晶体管密度从每平方毫米1.55亿个跃升至2.38亿个，华为采用热感知分区和布局规划策略，NPU维持29 TOPS算力不变时，提升幅度达55%。CPU性能核心功耗下降41%。削减超过一半。电压从0.85V降至0.55V，GPU功耗下降58%，这些性能差异完全来自架构改变，首次以量产芯片实测数据正面回应3D堆叠必然发热的行业质疑。典型核心连线长度缩短约20%，用极短垂直互连替代长距离水平走线，

论文披露，

走线缩短直接降低互连电容，频率降低63%，关键路径最多缩短70%。这一增幅相当于过去三年传统工艺微缩的成果。功率密度暴跌73%。麒麟2027已解决该问题。电路可进一步下调工作电压。设计阶段有意避免折叠高功耗电路，不同计算单元收益差异明显。采用逻辑折叠（LogicFolding）技术的麒麟2026芯片，

何庭波指出，逻辑折叠将平面电路垂直堆叠，功率密度反而上升24%，

在热管理上，